アプリケーション

5G RU ASIC ソリューション

5G RUをより低消費電力、低コストに

5G RU機能をFPGA + ディスクリート AFEを使って実現することは、time to marketの要求を満たすためには最適な解ですが、出荷数量の増加に伴い消費電力やコストの問題が顕在化します。
メガチップスは、長年にわたるASICビジネスで培ったFPGAからASICへの変換の経験と高速・低消費電力のデータコンバーター開発・実装の経験を活かし、お客様にハイボリュームに最適な低消費電力、低コストの5G RU ASIC ソリューションを提供いたします。

アプリケーション: 5G RU
  • サブ6G and/or ミリ波マクロセル
  • サブ6G and/or ミリ波スモールセル
  • ミリ波スマートリピーター

製造フロー

FPGAからASICへの変換

パフォーマンスを損なわないスムーズな変換を実現

5G RU FPGAからASICへの変換

メガチップスの5G RU ASICソリューションは、高価でパワーハングリーなFPGAを、お客様のシステムのパフォーマンスを損なうことなく、ASICに変換することを可能にします。これにより、システムパフォーマンスの犠牲なく、お客様のシステムのコスト効率を高め、かつ消費電力を最大55%節約できます。
メガチップスはこの変換を低リスクで行うために、2段階のアプローチを推奨しています。

ステップ1:アナログテストチップの開発
この変換の成功の鍵は、アナログIP、特に高速データコンバーターがお客様のシステムで所望のパフォーマンスを実現できるかを開発初期段階で見極めることです。この見極めを可能にするため、豊富なデータコンバーター IPラインアップの中からお客様の要求仕様にミートするサンプリングレレート、バンド幅、変換方式のIPをカスタマイズしたアナログテストチップを開発し、このテストチップを使用してアナログIPの性能/特性をお客様のシステム上で評価することを推奨しています。これにより、最終チップでの予期しないパフォーマンスのリスクを最小限にすることが可能になります。

ステップ2:最終的なシングルチップ開発
アナログテストチップを用いたシステムレベル評価でアナログIPの性能/特性が確認できれば、FPGAのユーザーロジックとアナログIPを統合し、シングルチップ化したASICを開発します。これが最終的な5G RU ASICになります。

再開発

消費電力を最大55%削減

ディスクリートAFEとFPGA間のデータバスは、総消費電力の多くの部分を占めており、かつMIMO数の増加に伴い、このデータバスの消費電力は増加傾向にあります。メガチップスのFPGAからシングルチップASICへの変換は、このデータバスを排除することにより、消費電力を最大55%削減できます。

16T16R DISCRETE AFE + FPGA JESD 16T16R SINGLE CHIP ASIC IN 7 NM
FPGA JESD 4W (250mW x 16 ch) AFE 10W
Discrete AFE 18W (4.5W x 4 chips)
Total 22W Total 10W
再開発

利用可能なテクノロジーノード

TSMC: 28nm, 16nm FFC, 5/7nm(計画中)
GF: 22nm FDSOI, 12nm FDSOI(計画中)

包括的な5G RU ASIC開発サポート

製品定義から量産まで

メガチップスは、ASICの実装や量産対応といった一般的なASIC開発サポートに加えて、ASIC開発の経験が少ないお客様向けに、製品定義やFPGA開発などといった上流設計・開発のサポートも提供しています。
この包括的なサポートにより、ASIC開発経験の少ないお客様も付加価値のあるASICの開発が可能になり、その結果お客様がより競争力のある製品を開発することをサポートします。

再開発

開発段階・テーマにあわせ、
最適なソリューションを提供します。
お気軽にお問い合わせください。

お問い合わせ
ページトップへ